"Renoir", la nouvelle APU d'AMD, supportera la mémoire LPDDR4X
« Renoir », la nouvelle cuvée d'APU pensée pour prendre la suite de l'actuelle lignée « Picasso », fait de nouveau parler d'elle. Outre la confirmation qu'un iGPU « Vega » d'ancienne génération sera une fois encore de la partie, on apprend que le contrôleur mémoire de ces futures puces supportera le standard LPDDR4X.
Faire du neuf avec du vieux, mais pas trop non plus. Avec « Renoir », AMD semble s'orienter vers un patchwork de technologies en mélangeant de l'ancien avec du nouveau. Cette nouvelle génération d'APUs doit notamment troquer la gravure en 12 nm de la lignée « Picasso » pour le node 7 nm et l'architecture ZEN 2. À la clé, la promesse de performances en hausse sur le plan CPU. Le GPU intégré à ces processeurs, lui, doit par contre dépendre une nouvelle fois de l'architecture vieillissante « Vega », qu'AMD prévoirait malgré tout de dépoussiérer pour l'occasion.
Un iGPU d'ancienne génération... mais tout de même retapé entre temps
Nous aurions ainsi droit à un moteur d'affichage repensé (présent d'ailleurs sur les puces Navi 10), capable de prendre en charge les derniers standards (DSC 1.2a, VCN 2.1) et de supporter la 4K jusqu'à 240 Hz ou la 8K en 60 Hz sur un seul câble, avec une profondeur de couleurs de 30 bits par pixel.
Le décodage et l'accélération matérielle de normes vidéo, comme le VP9 ou le H.265 en 4K à 90 FPS ou 8K à 24 FPS, seraient aussi prévus, au même titre que l'accélération matérielle du H.264, jusqu'à une définition 4K et un framerate de 150 FPS.
LPDDR4X au programme pour mieux concurrencer les puces « Ice-Lake U » d'Intel
Côté mémoire, « Renoir » doit embarquer un contrôleur capable de supporter le nouveau standard LPDDR4X jusqu'à une fréquence de 4 266 MHz. Une spécificité qui permettrait à AMD de concurrencer plus efficacement les nouvelles puces Ice-Lake U (10 nm) d'Intel, qui gèrent, elles aussi, la mémoire LPDDR4X, mais en se limitant à seulement 3 733 MHz.
Pour le reste, on ignore encore comment AMD compte organiser les différents éléments de son APUs sur le die. Difficile pour l'heure de dire s'il s'agira d'un die monolithique ou d'un module multi-chip, arborant un chiplet ZEN 2 gravé en 7 nm doublé d'un contrôleur I/O élargi dédié à l'iGPU. Plus d'informations devraient nous parvenir lors de l'officialisation de ces puces, pressentie lors du prochain CES, à Las Vegas.
